OSDN > Buscar Software > Scientific/Engineering > Electronic Design Automation/Assistance (EDA) > CSV-Verilog Maker II > los archivos de la lista de descargas > Paquete Verilog Source Maker

CSV-Verilog Maker II

RSS Back to release list
Download List

Descripción del Proyecto

CSV-Verilog Maker IIはＣＳＶプリプロセッサ上で動作するプログラムです。

Excelで検証内容や設計内容を記載し、Verilogに変換するソースコード自動生成プログラムです。

System Requirements

System requirement is not defined

Opinión

Promedio

5.0

3 total

5 Estrellas	3
4 Estrellas	0
3 Estrellas	0
2 Estrellas	0
1 Estrella	0

Your rating

Review this project

CSV-CPU Maker II

1.07a

1.06

1.05

1.04

1.02

1.01

1.00

CSV-CPU Maker (Old Version)

1.02

CSV-SystemC Maker II

0.94a

0.95a

CSV-Verilog Maker II

1.28a

1.28

1.27

1.26b

1.26a

1.26

1.25

1.24

1.23

1.22

1.21

1.20d

1.20c

1.20b

1.20a

1.20

1.19a

1.19

1.18

1.17a

1.15

1.14

1.13a

CSV-Verilog Maker (Old Version)

1.00

sample

20090622-1

SystemC Source Maker

1.08

1.07

1.06

1.05

1.04

1.03

1.01

1.00

verilog_model

1.03

1.02

1.01

1.00

Verilog Source Maker

1.01

1.00

CSV-Verilog Maker II

RSS Back to release list
Download List

Descripción del Proyecto

System Requirements

Opinión

Verilog Source Maker (2 items Ocultar)

Publicado: 2014-07-12 23:14
1.01 (1 files Ocultar)

Publicado: 2013-09-23 23:35
1.00 (1 files Ocultar)

CSV-Verilog Maker II

RSS Back to release list Download List

Descripción del Proyecto

System Requirements

Opinión

Your rating on CSV-Verilog Maker II

Verilog Source Maker (2 items Ocultar)

Publicado: 2014-07-12 23:14 1.01 (1 files Ocultar)

Publicado: 2013-09-23 23:35 1.00 (1 files Ocultar)

RSS Back to release list
Download List

Publicado: 2014-07-12 23:14
1.01 (1 files Ocultar)

Publicado: 2013-09-23 23:35
1.00 (1 files Ocultar)