Simple Project List Software Map

23 projects in result set
Última actualización: 2013-03-12 18:10


FPGAで使用されるVHDLのソースファイルからテストベンチのテンプレートを自動で作成するrubyソースコード。 windowsで実行するためのexeファイル(vhd2tbtmpl.exe)を追加した。 DOS窓にVHDLのファイル名(ex test.vhd)を入力するか、ファイルをドラッグアンドドロップすることにより、VHDLのテストベンチテンプレートを自動で生成することができます。 ファイル名を入力するだけのシンプルなソフトウェアになっています。


ex) test.vhd -> tb_test.vhd


Estado de desarrollo: 3 - Alpha
Usuarios objetivo: Telecommunications Industry
Lenguaje Natural: Japanese
Lenguaje de Programación: Ruby, VHDL/Verilog
User Interface: Command-line
Register Date: 2012-09-16 21:45
Última actualización: 2012-03-11 22:19


By simulator + Tcl + C language, let's verify ASIC and FPGA effectively!

(simulator <= DPI-C => C++, simulator <= named pipes => C++ are under development, too.)

NOODLYBOX is a mimic processor for verification.

It can manipulate FPGA model which is connected to microcomputer's local bus.


  1. A microcomputer and FPGA are mounted on a printed circuit board.
  2. A microcomputer and the connection form between FPGA are SRAM interface.
  3. FPGA is modeled by VHDL or Verilog.
  4. ModelSim, ISE Simulator, or Icarus Verilog are installed.

When all the conditions mentioned above are met, NOODLBOX can act as the substitute of the microcomputer on an HDL simulator.


Motonesfpga is a NES FPGA clone. It reproduce the NES run-time environment on the FPGA. Source code is written in VHDL, it runs on Terasic DE0-CV evaluation board. It consists of state machine and microcode (decoder ROM), ALU. All 6502 register and CPU cycle are official document compliant. Picture processing and rendering, VGA output, RAM, Char/Prog ROM, clock generation supported. Simple timing constraints and logic simuration code included.

This project is a text book for those who study hardware and CPU. VHDL code size is totally less than 10,000 lines. Readers can easily capture entire CPU structures with the realistic environment.


Motonesfpga has a brother project, called Motonesemu, which aims at reproducing the NES environment on the software emulator. This emurator is used for ROM simuration and debugging.


With those two brother NES project, FPGA and emulator, what trick between "software" and "hardware" is revealed. It will encourage more people to create their own CPU architecture or unique platform.


Estado de desarrollo: 2 - Pre-Alpha
Usuarios objetivo: Developers
Lenguaje Natural: English
Sistema Operativo: Linux, OS Independent
Lenguaje de Programación: VHDL/Verilog
User Interface: Graphical
Register Date: 2013-05-02 18:38
Última actualización: 2010-09-03 20:10

Ported tools for HDL

Windows(MinGWまたはCygwin)に移植した、Icarus VerilogとGHDLのバイナリを公開します。 ソースファイルからバイナリを作るためのmakefileとパッチもあります。

Estado de desarrollo: 3 - Alpha
Usuarios objetivo: Developers
Lenguaje Natural: Japanese
Sistema Operativo: Windows NT/2000, Windows XP
Lenguaje de Programación: Ada, C++, VHDL/Verilog
User Interface: Command-line
Register Date: 2010-01-05 02:50
Última actualización: 2021-05-28 02:56

Welec W2000a

ファームウェア開発/デジタル ・ ストレージ ・ オシロ スコープ「Welec 2000 a シリーズ」のための改善。

(Machine Translation)
Estado de desarrollo: 5 - Production/Stable
Usuarios objetivo: Advanced End Users
Lenguaje de Programación: C++, VHDL/Verilog
Última actualización: 2010-08-06 16:26

Pulse Programmer

科学的な実験、特に量子計算と量子情報処理のためのプログラマブルシグナルジェネレータと RF シンセサイザーです。ハードウェア、ファームウェア、ソフトウェア、およびオープン ソース ライセンスの下ですべてのドキュメントが含まれています。

Última actualización: 2016-11-22 06:01


ADMSはコードジェネレータであり、高レベルな記述言語で記述された電気のコンパクト デバイス モデルを SPICEシミュレータ API用のコンパイル準備の整った Cコードへ変換します。

Última actualización: 2008-12-20 20:57

Synthesia synth platform

Synthesia は、オープン ハードウェア/ソフトウェア プラットフォーム組み込みプロセッサにスタンドアロン シンセサイザーなどのオーディオ デバイスを作成する対象としています。

(Machine Translation)
Última actualización: 2009-01-08 03:13

VeriWell Verilog Simulator

!VeriWell 完全 Verilog シミュレータです。それはほぼすべての IEEE1364-1995 年標準として PLI 1.0 をサポートします。はい、!VeriWell * は * 1990 年半ばに源泉ソリューションによって販売されたとトーマス ・ Moorby の本に含まれていた同じシミュレータ

(Machine Translation)
Última actualización: 2020-10-12 07:30

Icarus Verilog

Icarus Verilogは、IEEE1364-2005の拡張機能を含むIEEE-1364 Verilog HDLをサポートするオープンソースのVerilogコンパイラです。

Última actualización: 2011-11-30 06:19

vhdl npp plugin

そのためメモ帳 + + 偽り emacs で利用できる 1 つである VHDL プラグイン (選択されたエンティティ ポートをコピーして instatiation、信号やテストベンチとして貼り付ける)

(Machine Translation)
Última actualización: 2007-07-13 23:44


これは固定サンプリングの画像符号化器であり、1秒あたり最大24画像の速さです(XC2V1000-4 @ 40 MHz上、最大解像度352x288)。

Última actualización: 2017-10-31 20:18

Free tools and cores for FPGAs

FPGA 開発や IP コア ツールです。このプロジェクトはツール、コアおよび FPGA アプリケーションを開発するドキュメントを提供します。プロジェクトは VHDL に焦点を当てています。

(Machine Translation)
Última actualización: 2013-04-29 01:25


デジタル システムの電子と PID 制御および数種の植物 (DC ブラシレス、磁気浮上) の監視を実行するザイリンクスの Sparten 3E 開発キットに基づく VHDL 記述。

(Machine Translation)
Última actualización: 2019-09-02 10:31

Verilog Tool Framework